Préface
Lorsque nous limitons le projet FPGA, nous voyons souvent des normes de niveau telles que LVCOM18, LVCOS25, LVDS, LVDS25, etc. En fait, il s'agit d'une série de normes de niveau, afin d'avoir une compréhension plus approfondie des normes de niveau, les extraits suivants du livre "The FPGA Way" pour l'explication des standards de niveau à comprendre.

Norme à double seuil

La norme dite à double seuil concerne les circuits numériques, les circuits numériques représentent le niveau de seulement 1 et 0 deux états, dans le circuit réel, vous devez vous mettre d'accord sur quel type de tension pour 1, quel type de tension pour 0 Les circuits numériques à double seuil sont définis, par exemple, le TTL.

Norme de niveau d'interface :

Pour les sorties, la tension requise pour l'état 1 est supérieure ou égale à 2,4 V et la tension requise pour l'état 0 est inférieure ou égale à 0,5 V ;

Pour les entrées, l'état 1 doit être supérieur ou égal à 2,0 V et l'état 0 doit être inférieur ou égal à 0,8 V ;
Cela signifie qu'une valeur seuil supérieure à une certaine valeur est requise pour indiquer le niveau 1, et une valeur seuil inférieure à une certaine valeur est requise pour indiquer le niveau 0. Certaines
normes de niveau d'interface sont décrites en détail ci-dessous :

TTL
TTL est un acronyme pour Transistor-Transistor Logic, et comme son nom l'indique, l'intention initiale de cette norme de niveau d'interface était d'être utilisée entre des systèmes numériques basés sur des structures de transistors.

Les circuits numériques fonctionnant sous la norme d'interface TTL doivent avoir une alimentation standard de 5 V pour les dispositifs actifs internes, avec les conditions de sortie et d'entrée suivantes :
Pour les sorties, la tension requise pour l'état 1 est supérieure ou égale à 2,4 V, et le besoin en tension pour l'état 0 est inférieur ou égal à 0,5V ;

Pour le terminal d'entrée, l'exigence de jugement de l'état 1 est supérieure ou égale à 2,0 V, et l'exigence de jugement de l'état 0 est inférieure ou égale à 0,8 V ; Comparaison des exigences de tension de sortie et d'entrée,

on peut voir que les exigences de sortie de tension de sortie que le côté entrée de la norme de détermination à double vanne sont plus
strictes, ce qui consiste principalement à prendre en compte l'interférence du bruit et la vitesse de transmission du signal électrique entre la sortie et l'entrée. , afin de rendre la norme de détermination à double valve plus fiable.

LVTTL

Parce qu'il y a un grand espace entre 2,4 V et 5 V, ce qui n'a aucun avantage significatif dans l'amélioration des interférences sonores, mais augmente également la consommation d'énergie du système, et en raison de la grande différence de niveau entre l'état numérique 1, 0, mais affecte également la vitesse de réponse du circuit numérique. Par conséquent, plus tard, la plage de tension TTL pour une certaine compression, formant ainsi la logique LVTTL - Transistor-Transistor basse tension, c'est-à-dire la norme de niveau TTL basse tension. Ce qui suit décrit deux normes LVTTL actuellement utilisées :

LVTTL3V3
LVTTL3V3 signifie que l'alimentation standard de ses dispositifs actifs internes est de 3,3 V et que les conditions de sortie et d'entrée sont les suivantes :
Pour la sortie, la tension requise pour l'état 1 est supérieure ou égale à 2,4 V et la tension requise pour l'état 0 est inférieur ou égal à 0,4V ;

Pour l'entrée, l'exigence de jugement pour l'état 1 est supérieure ou égale à 2,0 V, et l'exigence de jugement pour l'état 0 est inférieure ou égale à 0,8 V ;
La comparaison des exigences de tension de sortie et d'entrée peut être vue, afin d'assurer la stabilité de la détermination à deux vannes et l'immunité au bruit, les exigences de tension de sortie sont encore plus strictes que le côté entrée de la détermination à deux vannes de la norme, ce point est le même pour toutes les normes d'interface système numérique, et ne sera pas répété ultérieurement.

LVTTL2V5
LVTTL2V5 signifie que l'alimentation standard du dispositif actif interne est de 2,5 V et que la sortie et l'entrée sont les suivantes :
Pour la sortie, la tension requise pour l'état 1 est supérieure ou égale à 2,0 V, et la tension requise pour l'état 0 est inférieur ou égal à 0,2 V ;
Pour les entrées, le besoin de détermination pour l'état 1 est supérieur ou égal à 1,7 V, et le besoin de détermination pour l'état 0 est inférieur ou égal à 0,7 V.

CMOS
CMOS est l'acronyme de Complementary Metal Oxide Semiconductor, et son nom montre que l'intention originale de cette norme de niveau d'interface est utilisée entre des systèmes numériques basés sur NMOS, PMOS composé d'une structure de tube MOS.
Les circuits numériques fonctionnant sous la norme d'interface CMOS ont une alimentation standard de 5 V pour les dispositifs actifs internes, et les conditions de sortie et d'entrée sont les suivantes :
Pour le côté sortie, la tension requise pour l'état 1 est supérieure ou égale à 4,45 V. , et la tension requise pour l'état 0 est inférieure ou égale à 0,5 V ;

Pour le côté entrée, l'exigence de jugement de l'état 1 est supérieure ou égale à 3,5 V, et l'exigence de jugement de l'état 0 est inférieure ou égale à 1,5 V.

Le CMOS a une tolérance au bruit beaucoup plus grande que les interfaces TTL et son impédance d'entrée est beaucoup plus grande que l'impédance d'entrée TTL.

LVCOMS
Comme TTL, CMOS a également engendré la norme d'interface LVCMOS en raison de considérations de consommation d'énergie et de vitesse de réponse, et comme les tubes MOS ont un seuil d'activation beaucoup plus bas par rapport aux transistors, LVCMOS est plus facile à communiquer en utilisant des tensions inférieures à celles du LVTTL. Ce qui suit décrit plusieurs normes LVTTL couramment utilisées aujourd'hui :

LVCOMS3V3
LVCMOS3V3 signifie que l'alimentation standard de ses dispositifs actifs internes est fournie à 3,3 V. Les conditions de sortie et d'entrée sont les suivantes :
Pour le côté sortie, la tension requise pour l'état 1 est supérieure ou égale à 3,2 V, et le la tension requise pour l'état 0 est inférieure ou égale à 0,4 V ;
Pour les entrées, l'exigence de détermination pour l'état 1 est supérieure ou égale à 2,0 V, et l'exigence de détermination pour l'état 0 est inférieure ou égale à 0,7 V.

LVCOMS2V5
LVCMOS2V5 signifie que l'alimentation standard de son dispositif actif interne est alimentée à 2,5 V, et les conditions de sortie et d'entrée sont les suivantes :
Pour le côté sortie, la tension requise pour l'état 1 est supérieure ou égale à 2,0 V, et le besoin en tension pour l'état 0 est inférieur ou égal à 0,4 V ;
Pour les entrées, le besoin de détermination pour l'état 1 est supérieur ou égal à 1,7 V, et le besoin de détermination pour l'état 0 est inférieur ou égal à 0,7 V.

LVCOMS1V8
LVCMOS1V8 signifie que l'alimentation standard de son dispositif actif interne est VCC=1,8 V, ce qui a bien sûr une certaine tolérance, mais contrairement à la norme de niveau introduite précédemment, cette tolérance affecte ses conditions de sortie et d'entrée, qui sont introduites comme suit :
Pour la sortie, le besoin en tension pour l'état 1 est supérieur ou égal à VCC-0,45V (ou 1,35V si VCC est précisément égal à 1,8V), et le besoin en tension pour l'état 0 est inférieur ou égal à 0,45V ;
Pour les entrées, la détermination de l'état 1 nécessite supérieur ou égal à 0,65 fois VCC (ou 1,17 V si VCC est précisément égal à 1,8 V), et la détermination de l'état 0 nécessite moins ou égal à 0,35 fois VCC (ou 0,63 V si VCC est précisément égal à 1,8V).

LVCOMS1V5
La signification de LVCMOS1V5, c'est-à-dire que l'alimentation standard de ses dispositifs actifs internes est VCC = 1,5 V, et sa tolérance affecte également ses conditions de sortie et d'entrée, comme décrit ci-dessous : Pour le côté sortie, LVCMOS1V5 n'a pas d'exigence claire
. , mais certainement plus l'état 1 est proche de VCC, mieux c'est, et plus l'état 0 est proche de 0V, mieux c'est ;
Pour le côté entrée, la détermination de l'état 1 doit être supérieure ou égale à 0,65 fois VCC (ou 0,975 V si VCC est précisément égal à 1,5 V), et la détermination de l'état 0 doit être inférieure ou égale à 0,35 fois VCC (ou 0,525 V si VCC est précisément égal à 1,5 V).

LVCOMS1V2
LVCMOS1V2 signifie que l'alimentation standard de ses dispositifs actifs internes est fournie avec VCC = 1,2 V, et sa tolérance affecte également ses conditions de sortie et d'entrée, comme décrit ci-dessous :
Pour le côté sortie, LVCMOS1V2 n'a pas non plus d'exigence claire, mais certainement plus l'état 1 est proche de VCC, mieux c'est, et plus l'état 0 est proche de 0V, mieux c'est ;
Pour le côté entrée, la détermination de l'état 1 doit être supérieure ou égale à 0,65 fois VCC (ou 0,78 V si VCC est précisément égal à 1,2 V), et la détermination de l'état 0 doit être inférieure ou égale à 0,35 fois VCC (ou 0,42 V si VCC est précisément égal à 1,2 V).

LVDS
LVDS est l'abréviation de Low Voltage Differential Signaling, c'est-à-dire Low Voltage Differential Signaling, et son entrée et sa sortie sont différentes des niveaux d'interface décrits précédemment, et il nécessite deux fils pour compléter la communication. Son principe de fonctionnement est illustré dans la figure ci-dessous :

Insérer la description de l'image ici
La partie gauche de la figure ci-dessus est la sortie LVDS, qui possède une source de courant constant interne IS qui produit une valeur de courant d'environ 3,5 à 4 mA constante. Le Vout le plus à droite est connecté à l'entrée du LVDS et une résistance correspondante avec une valeur de résistance de 100 ohms est connectée en parallèle près de l'entrée R. En changeant la position du commutateur à double couteau et à double jet dans la figure ci-dessus , la direction du courant sur la ligne différentielle est modifiée pour indiquer les états numériques 0 et 1, de sorte que la ligne différentielle à l'extrémité de réception affiche un niveau différentiel de ± 350 mV en raison de la différence de direction du courant, et est utilisée comme un jugement de l’état numérique à son tour. Par conséquent, le niveau différentiel de ± 350 mV sera affiché sur la ligne différentielle du récepteur en raison de la différence de direction du courant, et servira de base à la détermination de l’état numérique. Il y a également une source de tension de polarisation CC VS sur le côté droit de la figure ci-dessus, qui est principalement utilisée pour illustrer que les deux extrémités de Vout sont en fait généralement une tension positive et qu'il n'existe aucun élément de ce type dans le circuit réel. Étant donné que l'oscillation de tension du LVDS n'est que d'environ 350 mV, le courant n'est que d'environ 3,5 mA et la transmission différentielle, il présente donc une vitesse élevée, une consommation d'énergie ultra-faible, un faible bruit et un faible coût, ainsi que d'autres bonnes caractéristiques.

RS232
RS232 est la US Electronic Industry Association EIA (connue sous le nom d'Electronic Industry Association) qui a développé une norme d'interface physique série. RS est l'abréviation de Recommandé Standard, la signification chinoise des normes recommandées, 232 pour le numéro d'identification. La norme de bus RS232 comporte un total de 25 lignes de signal, ici ! Nous discutons uniquement de sa norme de détermination d’interface de niveau numérique.
L'alimentation standard du RS232 est de ±12 V ou ±15 V, la tension requise de l'état 1 est comprise entre -15 V et -3 V et la tension requise de l'état 0 est comprise entre 3 V et 15 V.

RS485
RS485 est équivalent à la version améliorée de RS232, similaire au LVDS, RS485 utilise également la forme de différentiel pour transférer des informations (mais RS485 transmet en réalité deux signaux de tension au passé), donc l'anti-brouillage est meilleur que RS232. ici, nous nous préoccupons également uniquement de sa norme de détermination d'interface de niveau numérique.

RS485 état 1, la différence de tension entre les deux lignes doit être comprise entre 2 V et 6 V ; À l'état 0, la différence de tension entre les deux lignes doit être comprise entre -6V et -2V.

Peut-on mélanger différentes normes ?

Ce qui précède présente une variété de normes de niveau d'interface entre les systèmes numériques, généralement utilisées, il est toujours fortement recommandé de choisir la même norme pour les deux côtés de l'interface du système numérique. Cependant, parfois limité par certaines configurations des deux parties, il se peut qu'il ne soit pas possible de trouver une norme de niveau unifiée pour la communication, alors, en plus de la conception des cartes de circuit imprimé de conversion d'interface, il n'y a aucun autre moyen ? Non, en fait, certaines normes de niveaux d'interface différentes sont compatibles.

Tout d'abord, les connecteurs asymétrique et différentiel ne sont pas compatibles, car ils ne sont pas identiques du point de vue de la connexion physique. Mais pour le même type d'interface, si la sortie du standard de niveau A est conforme à l'entrée du standard de niveau B, alors on dit que la sortie de A peut piloter l'entrée de B. Si vice versa, alors on dit que le deux normes de niveau A et B peuvent s'influencer mutuellement. Par exemple, la sortie CMOS peut piloter l'entrée TTL, mais pas l'inverse, car la sortie de l'état TTL 1 n'est que supérieure ou égale à 2,4 V et ne peut pas atteindre l'état de jugement CMOS 1 qui doit être supérieur ou égal à 3,5 V ; cependant, le LVTTL3V3 et le LVCMOS3V3 peuvent être pilotés l'un par l'autre, car leurs sorties sont capables de satisfaire les exigences du jugement d'entrée de chacun.